

КОМИСИЈИ ЗА СТУДИЈЕ II СТЕПЕНА ЕЛЕКТРОТЕХНИЧКОГ ФАКУЛТЕТА У БЕОГРАДУ

Комисија за студије II степена, Електротехничког факултета у Београду, на својој седници одржаној 02.09.2014. године именовала нас је у Комисију за преглед и оцену мастер рада дипл. инж. Слободана Жерајића под насловом „Реализација *OFDM* предајника на *SPARTAN 6 FPGA* чипу“. Након прегледа материјала Комисија подноси следећи

ИЗВЕШТАЈ

1. Биографски подаци кандидата

Слободан Жерајић је рођен 14.10.1989. године у Мостару. У Невесињу је завршио основну школу „Ристо Пророковић“ па гимназију у средњошколском центру „Алекса Шантић“. Исте, 2008. године је уписао Електротехнички факултет на Универзитету у Београду, на одсеку за електронику и основне академске студије завршио 25.09.2012. године са просечном оценом 8.39 и оценом 10 на дипломском раду на тему „Трофазни инвертор са *six-step* управљањем“. Октобра 2012. године уписао је мастер студије на Електротехничком факултету у Београду, на одсеку за електронику и положио све испите са просечном оценом 9.40. У септембру 2013. године започео је школовање на Војној академији у Београду у класи слушалаца за резервне официре службе телекомуникација, а фебруара 2014. године завршио школовање са просечном оценом 9.29.

2. Опис мастер рада

Мастер рад кандидата садржи 37 страна текста, заједно са сликама. Рад садржи 8 поглавља и списак литературе. Списак литературе се састоји од 17 референци.

Прво поглавље представља увод и у њему су представљени разлози коришћења и области примене *OFDM* технологије као и кратко објашњење теме рада.

Друго поглавље описује архитектуру РФ примопредајника и његов интерфејс за комуникацију са *FPGA* чипом.

У трећем поглављу је описан *IEEE 802.11a* стандард и објашњен математички модел који је реализован у *MATLAB*-у.

У четвртном поглављу је описана реализација самог предајника, и представљена је хардверска реализација сваког појединачног блока.

Пето поглавље представља опис реализације комуникације са примопредајником *AD9361* и програм за иницијализацију.

У шестом поглављу је представљено поређење сигнала на излазу сваког блока предајника са одговарајућим сигнаlima из математичког модела и показано да реализовани хардвер даје исте резултате као и математички модел.

У седмом поглављу је објашњено комплетирање система и снимање сигнала на хардверу где се опет показује функционалност предајника.

Шесто поглавље садржи закључак целог рада, искоришћење ресурса и предлоге за будући наставак развоја.

3. Анализа рада са кључним резултатима

Мастер рад дипл. инж. Слободана Жерајића приказује пројектовање и имплементацију *OFDM* предајника на *Spartan-6 FPGA* чипу. Коришћена је плоча

Ettus B210 на којој се, поред *FPGA* чипа, налази и РФ примопредајник *AD9361*. На основу *IEEE 802.11a* стандарда, реализован је математички модел и хардверска имплементација предајника који има могућност избора модулације и подржава *BPSK*, *QPSK*, *16-QAM* и *64-QAM*, а има и могућност избора корекције грешака и броја симбола који се преносе у једном пакету.

Математички модел система је имплементиран у *MATLAB*-у, а комплетан предајник је пројектован у *Xilinx System Generator for DSP* алату. За иницијализацију *AD9361* чипа је коришћен *MicroBlaze* наменски контролер који је као компонента постављен у *VHDL* пројекат.

Резултати тестирања показују да је реализовани хардверски модел могуће покренути на конкретном хардверу и да је функционално исправан. Реализовани систем је могуће надоградити додавањем пријемника, могла за криптозаштиту или неког другог система. Осим тога, хардвер који је коришћен подржава и имплементацију *MIMO* система.

4. Закључак и предлог


Кандидат Слободан Жерајић је у свом мастер раду успешно представио реализацију *OFDM* предајника на *FPGA* чипу. Детаљно је описан математички модел према стандарду *IEEE 802.11a*, као и функционалност блокова и њихова хардверска реализација. Приказани су резултати тестирања који показују да пројектовани систем задовољава одговарајући стандард и да се успешно извршава на одговарајућем хардверу.


Кандидат је исказао самосталност и систематичност у решавању проблематике овог рада.

На основу горе наведеног Комисија предлаже Комисији за студије II степена Електротехничког факултета у Београду да прихвати рад „Реализација *OFDM* предајника на *Spartan-6 FPGA* чипу“ дипл. инж. Слободана Жерајића као мастер рад и одобри усмену одбрану.

Београд, 22.09.2014.

Чланови комисије


др Лазар Сарановац, ванредни професор


др Иван Поповић, доцент